حسین مهدیزاده - تهران، دانشگاه شهید ستاری، مرکز تحصیلات تکمیلی
مسعود معصومی - تهران، دانشگاه صنعتی خواجه نصیرالدین طوسی، دانشکده مهندسی برق و کام
محمود احمدیان - تهران، دانشگاه صنعتی خواجه نصیرالدین طوسی، دانشکده مهندسی برق و کام

در این مقاله یک پردازنده ضرب اسکالر خم بیضوی کارآمد در میدان باینری GF 2 163طراحی و با استفاده از کدهای قابل سنتزVHDLپیادهسازی شده است. طراحی واحد های محاسبات میدانی موثر در پردازنده و به خصوص واحد محاسباتی ضرب میدانی بابکارگیری ایده درخت باینری برایXORکردن، منجر به کاهش طول مسیر بحرانی گردید. همچنین استفاده از اجرای موازی عملیات ضرب میدانی و نیز حداکثر به اشتراک گذاری منابع در پیاده سازی باعث بهبود عملکرد پرازنده در مقایسه با بهترین پیادهسازیهای گزارش شده تاکنون در ادبیات مربوطه شد. زمان اجرای ضرب اسکالر با طول رقم 55 در پردازنده جدیدμs18.362و مساحت اشغالی آن بر روی تراشهXilinx - XC4VLX200برابرslices13198میشود که آن را برای پیاده سازی بر روی تراشهFPGAکاملا مناسب میسازد.

رمزنگاری خم بیضوی، محاسبات میدانی، ضرب اسکالر، پیادهسازی سخت افزاریFPGA