CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

بازنگری زمانبندی تحمل پذیری خطا در سیستم های چند هسته ای

عنوان مقاله: بازنگری زمانبندی تحمل پذیری خطا در سیستم های چند هسته ای
شناسه ملی مقاله: ICECM01_048
منتشر شده در کنفرانس بین المللی پژوهشهای نوین در مهندسی برق،کامپیوتر، مکانیک و مکاترونیک در ایران و جهان اسلام در سال 1399
مشخصات نویسندگان مقاله:

علیزضا سنگتزاش - کارشناس ارشد مهندسی معمار سیستم های کامپیوتری

خلاصه مقاله:
در این مقاله ما در مورد الگوریتم های زمان بندی مختلف کار بر روی سیستم های چند هسته ای مبتنی بر سخت افزار و نرم افزار به بحث پرداخته ایم. الگوریتم مبتنی بر سخت افزار است که ترکیبی از افزونگی مولفه سه پیمانه ای و افزونگی مولفه دوپیمانه ای است که در ان عامل تصمیم گیری در مورد زمان بندی غیر از الگوریتم های برنامه ریزی LLF,EDF در نظر گرفته می شود. در اغلب سیستم های بلادرنگ بخش غالب حافظه مشترک است. رویکرد تحمل پذیر خطا بر پایه نرمافزاری مبتنی بر سربار در سطح فضای کاربری می تواند به گونه ای اجرا شود که هیچ تغییری در سطح کاربردی نداشته باشد. دراینجا فرایندهای چند رشته ای بیش از حد استفاده می شود. با استفاده از این فرایندها می توانیم خطاهای نرم افزاری را تشخیص دهیم و از آنها بهبود یایم. این روش باعث می شود تا هزینه کم و سریع تشخیص خطا و مکانیزم بازیابی بهبود یابد. هزینه بالای این روش از 0 تا 18 درصد برای معیارهای انتخاب شده محسوب می شود. روش زمان بندی هیبرید یکی دیگر از روش های زمان بندی برای سیستم های زمان واقعی است. برنامه ریزی تحمل پذیر خطا پویا به میزان توانایی بالا می انجامد، در حالی که برای اندازه گیری حداکثرتعداد خطاها، از نوع حساسیت کاراستفاده می شود.

کلمات کلیدی:
پردازنده چند هسته ای، تحمل خطا، برنامه ریزی پویا، چک کردن نقطه، نمودار وظیفه

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1118462/