طراحی و بهینه سازی Multiplier 54 x 54 bit
عنوان مقاله: طراحی و بهینه سازی Multiplier 54 x 54 bit
شناسه ملی مقاله: ISCEE10_033
منتشر شده در دهمین کنفرانس دانشجویی مهندسی برق ایران در سال 1386
شناسه ملی مقاله: ISCEE10_033
منتشر شده در دهمین کنفرانس دانشجویی مهندسی برق ایران در سال 1386
مشخصات نویسندگان مقاله:
مهدی گلشن - دانشگاه آزاد اسلامی سپیدان
خلاصه مقاله:
مهدی گلشن - دانشگاه آزاد اسلامی سپیدان
در طرح ها و سیستمهای مختلف ماژولهای متفاوتی به کار میروند با پیشرفت روزافزون تکنولوژی سیستمی که مصرف انرژی و تاخیر مینیمم سرعت و بازدهی حداکثر را داشته باشد موفق و پایدارتر خواهد بود با توجه به اهمیت و کاربرد فراوان ماژول های ضرب کننده در CPU ها مدارات دیجیتال مدارت ریاضی و Floating Point سعی براین است که میزان تاخیر ماژول ضرب کننده را تا حد امکان کاهش دهیم تا نتیجه خروجی و سیستمهایی که از ضرب کننده استفاده می کنند سریعتر و بازدهی افزایش یابد
کلمات کلیدی: مبنای K، حاصلضرب جزئی، عامل مشترک ضرب، متراکم کننده
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/127420/