CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

بهبود بهره تقویت کننده کم نویز ۴ / ۲ گیگاهرتز CMOS

عنوان مقاله: بهبود بهره تقویت کننده کم نویز ۴ / ۲ گیگاهرتز CMOS
شناسه ملی مقاله: ISCEE20_070
منتشر شده در بیستمین کنفرانس ملی دانشجویی مهندسی برق ایران در سال 1400
مشخصات نویسندگان مقاله:

علی نامدار - دانشجوی دکتری الکترونیک، گروه آموزشی برق، دانشگاه آزاد اسلامی، واحد شیراز
مجتبی صادقی - استادیار،گروه آموزشی برق، دانشگاه آزاد اسلامی، واحد شیراز

خلاصه مقاله:
در این مقاله یک تقویت کننده کم نویز (LNA) طراحی و شبیه سازی شده است. تکنولوژی پیاده سازیاین تقویت کننده کم نویز بر اساس ۰/۱۸μm CMOS تکمیل شده. راه اندازی این تقویت کننده در باند فرکانسی۴ / ۲ گیگاهرتز، با منبع تغذیه ۱ ولت می باشد همچنین پارازیت های تراشه واقعی و نویز گیت در این شبیه سازی مدلشده است. پس از طراحی شبکه ورودی، خروجی cascade برای فراهم کردن یک امپدانس بالا در فرکانس رزونانسانتخاب شد سپس یک شبکه تطبیق ترانسفورماتور رو به پایین ساده استفاده شده تا در پایان امپدانس مورد نیازدیده شود، همچنین یک مقاومت فیزیکی با الزامات دقت بسیار منظم در خروجی گره cascade اضافه شد و عرض آنبرای فراهم کردن بهینه بهره مستقیم، بدون اضافه کردن نویز بیش از حد تنظیم گردیده در نهایت طبقه بایاس توسط یکنسبت مقاومت فراهم می شود. بهره توان این تقویت کننده ۱۸db و عدد نویز آن کمتر از ۲db به دست آمده و تلفاتبازگشتی ورودی و خروجی ۱۲db- دارد.

کلمات کلیدی:
تقویت کننده کم نویز، پارازیت تراشه، بهره مستقیم، نویز گیت

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1277933/