سیدمحمدمهدی میرکمالی - دانشگاه فردوسی مشهد

در سیستم های پردازش سیگنال با توان پردازشی بالا از جمله سیستم های راداری، استفاده از معماری های ناهمگن اجتناب ناپذیر است.در سال های اخیر استفاده از معماری ترکیبی DSP-FPGA در چنین سیستم هایی بسیار رواج پیدا کرده است اما در این نوع معماری ها ارتباط بین DSPو FPGA محدودکننده خواهد بود. از واسط های متفاوتی جهت برقراری این نوع ارتباطها میتوان استفاده کرد. یکی از پر سرعت ترین آن ها واسطارتباطی پرسرعت SRIO میباشد. در این مقاله معماری پرسرعت SRIO بر روی بورد پردازش سیگنال رادار بین DSP tms۳۲۰c۶۶۷۸ و FPGA Xilinx Virtex۷ پیاده سازی شده است. توان عملیاتی معماری پیاده سازی شده ۷.۱۵Gbps با پیکربندی ۲x است که در مقایسه با توان عملیاتی تئوری (۸Gbps) بازدهی ۸۹.۳۷% را دارد.

؛DSP- FPGA، رادار، Serial RapidIO ، معماری ناهمگن