CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی تقویت کننده عملیاتی CMOS با زمان استقرارکم به کمک روش جداسازی کانال در ۰.۱۸μm

عنوان مقاله: طراحی تقویت کننده عملیاتی CMOS با زمان استقرارکم به کمک روش جداسازی کانال در ۰.۱۸μm
شناسه ملی مقاله: ENPMCONF05_059
منتشر شده در پنجمین کنفرانس بین المللی مطالعات جهانی در مهندسی کامپیوتر، برق و مکانیک در سال 1400
مشخصات نویسندگان مقاله:

سیده زهرا رضوی سراسیا - دانشجو کارشناسی ارشد گرایش الکترونیک، دانشگاه خواجه نصیر طوسی
ناصر رضائی - دانشجو کارشناسی ارشد گرایش نانوالکترونیک، دانشگاه خواجه نصیر طوسی

خلاصه مقاله:
امروزه کاربرد تقویت کننده های عملیاتی با زمان نشست کم درمدارهایی با سرعت انتقال داده بالا همانند مدارهای نمونه بردارو نگهدار روبه افزایش است. زیرادراین مدارها زماننشست عامل اصلی درتعیین حداکثرسرعت انتقال داده میباشدکه هر چه کمترباشد، سرعت بالاتر خواهد بود. روش پیشنهادی دراین مقاله برمبنای جبرانسازی غیرمستقیم با تکنیک جداسازی طول کانالترانزیستور میباشد که براساس آن خازن جبران ساز بین گره با امپدانس پایین و خروجی قرارمی گیرد. برخالف جبران سازیمیلری (مستقیم)، این روش سبب حذف صفر سمت راست، افزایش پهنای باند وپایداری بیشتر آپ امپ می شود. نتایج شبیه سازیدرسطح مدار با استفاده ازنرم افزار HSPICE وتکنولوژی ۰.۱۸ میکرومتر موثر بودن روش پیشنهادی را نشان می دهد. زیرا بابکارگیری آن زمان نشست بهبود می یابد.

کلمات کلیدی:
تقویت کننده عملیاتی، جبران سازی میلری، جبران سازی غیرمستقیم، زمان نشست، HSPICE

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1409257/