حمیدرضا رشیدی کنعان - دانشگاه تربیت مدرس گروه مهندسی برق الکترونیک
عبدالرضا نبوی

دراین مقاله یکمبدل آنالوگ به دیجیتال فلدینگ و اینترپولیتینگ 8 بیتی درتکنولوژی CMOS0.6-mm طراحی شده است دراین طرح به منظور افزایش پهنای باند سیگنالورودی از مدار نمونه گیر T&H توزیع شده و نیز به منظور حذف آفست و بهبود خطاهای INL,DNL ازمدار حذف آفست پیشخورد Feed-forward استفاده شده است درمبدل طراحی شده استفاده از مدار فلدردومرحله ای two-step باعث افزایش بهره مدارات فلدر و کاهش ابعاد ترانزیستورهای آن و بالطبع کاهش سطح مصرفی مبدل و نیز افزایش عرض باندسیگنال ورودی شدها ست نتایج شبیه سازی توسط نرم افزار Hspice نشان می دهد که حداکثر نرخ تبدیل مبدل 100-MS/s ماکزیمم فرکانس سیگنال ورودی 81-MHz حداکثر خطاهای DNL,INL به ترتیب 0.9و0.55LSB و با ولتاژ تغذیه 3 ولت توان مصرفی مبدل 110-mW می باشد.

مبدل آنالوگ به دیجیتال - فلدینگ - اینترپولیتینگ - حذف آفست پیشخورد - نمونه گیرتوزیع شده - تکنولوژی CMOS