CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

کالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال مبنای زیر باینری با تقریبات متوالی بابکارگیری معماری اسپلیت

عنوان مقاله: کالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال مبنای زیر باینری با تقریبات متوالی بابکارگیری معماری اسپلیت
شناسه ملی مقاله: ICNE01_072
منتشر شده در اولین کنفرانس ملی نانوالکترونیک ایران در سال 1391
مشخصات نویسندگان مقاله:

ابراهیم فرشیدی - دانشگاه شهید چمران اهواز
شبنم رهبر

خلاصه مقاله:
در این مقاله، مبدل آنالوگ به دیجیتال با تقریبات متوالیSAR( ارائه شده است. به دلیل سرعت و توان متوسط، این مبدل در کاربردهای انتقال داده بسیار کارآمداست. از معماری اسپلیتsplit استفاده شده که امکان کالیبراسیون کاملاً دیجیتالی را فراهم می کند و خطای غیرخطی ناشی از عدم تطبیق خازنهای مبدل را با تصحیح وزن های مربوطه رفع می کن د. همچنین از مبنای زیر باینری در ساختار مبدل استفاده شده است که علاوه بر بهبودINL و DNLامکان اصلاح خطای از دست دادن کد را نیز فراهم می کندDNL وINLحاصل از شبیه سازی یک مبدل 12SAR بیتی، قبل و بعد از کالیبراسیون محاسبه شدهاند که بهبود آنها پس از کالیبراسیون کاملا مشهود است.

کلمات کلیدی:
مبدلSARکالیبراسیون، مبنای زیر-باینریINL و DNL

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/193133/