زهره رجایی - دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد مشهد
اسماعیل خیرخواه - عضو هیئت علمی تمام وقت دانشگاه آزاد اسلامی واحد مشهد
مهدی یعقوبی - عضو هیئت علمی تمام وقت دانشگاه آزاد اسلامی واحد مشهد

در این مقاله ، یک روش اجتناب از اشکال برای جایابی مدارات در آرایه های منطقی برنامه پذیر، استفاده شده که در آن الگوریتم جایابی به گونه ای تغییر یافته که علاوه بر آگاهی از اغتشاشات محیطی و تاثیر بر روی میزان رخ دادن خطاهای احتمالی، باعث کاهش سربار کلی نیز می شود. برای ارزیابی تحمل پذیری خطا با استفاده از روش ارائه شده، بایستی ابتدا احتمال رخ دادن خطاهای مورد نظر را محاسبه کرده، سپس با الگوریتم جدید مدار را جایابی و مسیر یابی کرده و دوباره احتمال رخ دادن خطاها را محاسبه می کنیم. با مقایسه نتایج جایابی با الگوریتم تغییر یافته و الگوریتم اصلی در آزمایش های انجام شده بر روی چندین مدار محک MCNC نتایج به این صورت است که سربار کلی که ترکیبی از سربار مساحت، زمان و توان است، تقریبا بین 0% تا 2% کاهش داشته است. همین طور میزان کاهش خطای کلی که ترکیبی از خطاهای مدار باز، پل زنی ئ اتصال کوتاه است، تقریبا از 2% تا 6% بوده است.

آرایه ی منطقی برنامه پذیر مبتنی بر حافظه ی ایستا با دستیابی تصادفی (SRAM-based FPGA) ، تحمل پذیری اشکال (Fault Tolerance)، ابزار جایابی و مسیر یابی همه کاره (VPR)