CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی مدارهای تمام جمع کننده ی جدید برای تکنولوژی ولتاژ زیر آستانه

عنوان مقاله: طراحی مدارهای تمام جمع کننده ی جدید برای تکنولوژی ولتاژ زیر آستانه
شناسه ملی مقاله: NSOECE01_055
منتشر شده در کنفرانس بین المللی سیستمهای غیر خطی و بهینه سازی مهندسی برق و کامپیوتر در سال 1394
مشخصات نویسندگان مقاله:

ابراهیم پاک نیت - دانشجوی کارشناسی ارشد مهندسی برق الکترونیک دانشگاه بین المللی امام رضا ع
سیدرضا طالبیان - عضو هیئت علمی دانشگاه بین المللی امام رضا ع
میلاد جلالیان عباس مراد - دانشجوی کارشناسی ارشد مهندسی برق الکترونیک دانشگاه بین المللی امام رضا ع

خلاصه مقاله:
در این مقاله دو ساختار جدید تمام جمع کننده ی تک بیتی ارائه شده است. مدارهای موجود برای بلوک های تمام جمع کننده بررسی و همچنین دو مدار تمام جمع کننده ی طراحی شده با تمام جمع کننده های رایج از نظر تأخیر انتشار ، توان مصرفی، PDP و P2DP در تکنولوژی ولتاژ زیر آستانه مقایسه شده است. نتایج شبیه سازی نرم افزار HSPICE نشان می دهد که تمام جمع کننده های پیشنهادی، نسبت به تمام جمع کننده ی TG به طور قابل توجهی بهبود یافته است. مقایسه ساختارهای تمام جمع کننده در منبع ولتاژ mV260 انجام شده است. یکی از مدارهای تمام جمع کننده ی پیشنهادی دارای 14 ترانزیستور است که در ولتاژهای پایین به خوبی کار می کند، در مقایسه با تمام جمع کننده ی T14 رایج که در ولتاژهای پایین کار نمی کند.

کلمات کلیدی:
جمع کننده تک بیتی، تکنولوژی ولتاژ زیر آستانه، تأخیر انتشار، توان مصرفی

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/383327/