پرستو صفرنژادباوینه - دانشجوی کارشناسی ارشد ، الکترونیک، دانشگاه شهید چمران اهواز، ایران
ابراهیم فرشیدی - دانشیار ، برق الکترونیک، دانشگاه شهید چمران اهواز، ایران

در این مقاله طراحی و شبیه سازی عملکرد مدار انتگرالگیر بااتلاف sinh، کلاس-AB، فشر-گستر، مد-جریان به طور خلاصه بیان شده است. این مدار شامل ۴ بلوک است که عبارتند از: مدار تقسیم کننده جریان، دو حلقه ترانسلینیر، مدار ترارسانای Sinh/Cosh . همچنین در بلوک ترارسانای Sinh/Cosh از ترانزیستورهای با گیت شناور به منظور بالا بردن رنج دینامیکی مدار و بهبود اعوجاج هارمونیکی کل استفاده می گردد. اگر این بلوک ها در حالت وارونگی ضعیف طراحی شوند، بدنه همه قطعات برای رسیدن به دقیق ترین مطابقت نمایی/ لگاریتمی باید به منابع مربوطه متصل شوند، که این موضوع به استفاده از پردازش چاه-سه قلو امر می کند. پردازش چاه-سه قلو همیشه در دسترس نیست، این فرآیند در مقایسه با پردازش چاه-دوقلو پارازیت ها را افزایش می دهد، بنابراین طراحی و بهینه سازی این فیلترها مشکل تر است. در این مقاله مدار انتگرالگیر sinh جدیدی معرفی می گردد که تنها از قطعات نوع PMOS استفاده می شود تا نوع عملی پردازش چاه دو-قلو استاندارد را تحقق بخشد. این مدار توسط نرم افزار Hspice و با استفاده از تکنولوژی 0.18um طراحی شده است. نتایج شبیه سازی و شکل موجهای خروجی مدار در حوزه زمان و فرکانس به دست می آیند. فرکانس قطع فیلتر پیشنهادی با تغذیه 0.85v برابر 9.56kHz است. فرکانس قطع با تغییر جریان I0 تغییر می کند و با تغییر نسبت خازن های گیت در FG-MOS می توان فرکانس قطع و THDرا کنترل نمود

مد-جریان، فیلترهای فشر-گستر، فیلترهای حوزه سینوس هایپربولیک، حلقه ترانسلینیر، وارونگی ضعیف، ترانزیستورهای ماسفت گیت شناور