محمود فضلعلی - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر
مقصود عباسپور - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر
علی ذاکرالحسینی - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر
محمدکاظم فلاح - دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر

امروزه استفاده از سیستم ها ی پیکربندی مجدد زمان اجرا در حال گسترش است ولیکن هزینه زمانی پیکربندی برای ارسال فری مهای پیکربندی بهFPGA گلوگاه این سیستم ها م یباشد. پیکربندی جزیی یک راه حل مناسب برای کاهش این هزینه است. در این روش می توان از شباهت میان قالب های پیکربندی استفاده نمود و درصورت مناسب بودن شباهت میان دو قسمت یک سخ تافزار، قسم تهای مشترک مابین پیکربندی ها درFPGA را بدون تغییر گذاشته و بخ شهای غیر مشترک پیکربندی دوم را براساس پیکربندی قسمت قبل در FPGA نگاشت نمود. طراحی سنت زکننده مناسب برای پشتیبانی از این قابلیت، عاملی موثر در افزایش کارایی این سیستم ها م یباشد. سنتز الگوریت مها به دو قسمت سنتز رفتاری و سنتز منطقی تقسیم م یشود. در کارهای گذشته تحقیقات مناسبی در زمینه بهبود سنتز منطقی این سیستم ها شده است. هدف الگوریتم ارائه شده در این مقاله بهبود سنتز کننده رفتاری سیست مها ی با قابلیت پیکربندی جزیی م یباشد. دراین روش پیک ربندیFPGA با استفاده از شباهت میان پیکربندیها، براساس سخت افزار پیکربندی شده مراحل قبل صورت م یگیرد. با اضافه کردن یک مرحله به مراحل سنتز رفتاری، سنتزکننده متناسب با این سیست مها طراحی م یشود. نتایج حاصله بیانگر افزایش کارایی روش ارائه شده م یباشد.

پیکربندی مجدد زمان اجرا، پیکربندی جزیی، سنتز رفتاری، بلاک اجرایی ، FPGA