CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA

عنوان مقاله: طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA
شناسه ملی مقاله: RCEITT02_081
منتشر شده در دومین همایش ملی پژوهش های مهندسی رایانه در سال 1395
مشخصات نویسندگان مقاله:

رضا شعیبی - دانشگاه آزاد اسلامی، واحد گناباد، باشگاه پژوهشگران جوان و نخبگان، گناباد، ایران
علی قربانی نقاب - دانشگاه آزاد اسلامی، واحد بجنورد، گروه برق، بجنورد، ایران
افشین شعیبی عمرانی - دانشگاه آزاد اسلامی، واحد بجنورد، گروه برق، بجنورد، ایران
سیدمسعود علیزاده معصومیان - موسسه آموزش عالی اقبال لاهوری، مشهد، ایران

خلاصه مقاله:
الگوریتم کوردیک بسیار مهم و کاربردی می باشد. با استفاده از الگوریتم کوردیک می توان توابع مثلثاتی، سیتوس، کسینوس وتوابع نمایی را بر روی آرایه گیت برنامه پذیر میدانی (FPGA) پیاده سازی کرد. همچنین الگوریتم کوردیک در پردازش سیگنال، پردازش تصویر و کنترل ربات ها کاربرد بسیار زیادی دارد. در این مقاله، الگوریتم کوردیک 16 بیتی را برای کاربردهای پیاده سازی توابع پایه ای (مثلثاتی، سینوسی، کیسنوسی) بر روی قطعه FPGA SPARTAN-6 Lower Power XC6SLX4L طراحی و پیاده سازی کرده ایم که فرکانس بدست آمده 754، 201 مگاهرتز می باشد و توان مصرفی 0.011 وات بدست است. توان مصرفی در طراحی هایی که به صورت سخت افزاری انجام می شودبسیار مهم می باشد و هر چه توان مصرفی کمتر باشد بهتر است. نتایج پیادهسازی نشان می دهد که فرکانس و توان مصرفی بدست آمده خوب می باشد.

کلمات کلیدی:
الگوریتم کوردیک، FPGA، توان مصرفی، فرکانس سنتز، توابع مثلثاتی

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/528288/