طراحی ضرب کننده 33 بیتی بوز بهینه شده رادیکس هشت توان کم و سرعت بالا
عنوان مقاله: طراحی ضرب کننده 33 بیتی بوز بهینه شده رادیکس هشت توان کم و سرعت بالا
شناسه ملی مقاله: ICEE12_064
منتشر شده در دوازدهیمن کنفرانس مهندسی برق ایران در سال 1383
شناسه ملی مقاله: ICEE12_064
منتشر شده در دوازدهیمن کنفرانس مهندسی برق ایران در سال 1383
مشخصات نویسندگان مقاله:
اکبر صادق هراب - شرکت برق منطقه ای آذربایجان
عبدالرضا نبوی - دانشگاه تربیت مدرس
خلاصه مقاله:
اکبر صادق هراب - شرکت برق منطقه ای آذربایجان
عبدالرضا نبوی - دانشگاه تربیت مدرس
در این پژوهش طراحی یک ضرب کننده 33 بیتی توان کم و سرعت بالا با حداقل اندازه تراشه براساس آلگوریتم بوز بهینه شده رادیکس هشت مورد توجه قرار گرفته است . با تغییر و بهینه سازی روش پیاده سازی آلگوریتم بوز رادیکس هشت و همچنین استفاده از لاجیک CPL - Like در پیاده سازی مداری انکودر بوز و جمع کننده ها ، توان مصرفی و سطح مورد نیاز تا حد زیادی کاهش پیدا کرده است ، بطوریکه در فرکانس کاری 100 مگا هرتز و تکنولوژی CMOS نیم میکرومتر با منبع تغذیه 3/3 ولت ، میزان توان مصرفی 47/31 میلی وات و حداکثر میزان تاخیر در مسیر بحرانی 12/48 نانو ثانیه بدست آمده است .
کلمات کلیدی: ضرب کننده ، توان کم ، ولتاژ کم ، سرعت بالا ، مدارات مجتمع ، رادیکس هشت ، آلگوریتم بوز
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/59836/