راضیه اکبری خراجی - دانشجو، دانشگاه شهید چمران اهواز
ابراهیم فرشیدی - دانشیار، دانشگاه شهید چمران اهواز
عبدالنبی کوثریان - دانشیار، دانشگاه شهید چمران اهواز

در این مقاله یک فلیپ فلاپ با عملکرد بالا و توان مصرفی پایین با مولد پالس خارجی معرفی شده است. ساختار پیشنهادی از مسیرهای دشارژ کاسته است وعلاوه بر آن با استفاده از کاهش شارژ و دشارژهای اضافی در زمان یکسان بودن ورودی ها در چندین پالس، از میزان توان مصرفی و زمان ورودی به خروجی کاهش میدهد و پارامتر توان تاخیر تولیدی را بهبود میبخشد. شبیه سازی فلیپ فلاپ با استفاده از تکنولوژی TSMC CMOS 90nm انجام شده است. این فلیپ فلاپ 21.6% توان مصرفی و 17.1% تاخیر ورودی به خروجی را کاهش میدهد.

تاخیر، تحریک پالسی، توان مصرفی، فلیپ فلاپ، کنترل شرطی