حسین حداد - دانشجو دانشگاه علوم و تحقیقات تهران
میدیا رشادی - عضو هیت علمی دانشگاه علوم و تحقیقات تهران
اکرم رضا - عضو هیت علمی دانشگاه آزاد اسلامی واحد شهر قدس تهران

کاهش مصرف انرژی با در نظر گرفتن کارآیی به عنوان یکی از موضوعات مهم در طراحی تراشه های چند هسته ای مطرح گردیده است. یکی از روش های مطرح شده جهت کاهش توان مصرفی با حفظ کارایی، تخصیص فرکانس های متفاوت به هر یک از پردازنده ها یا تعریف ناحیه های فرکانسی است. افراز بندی صحیح، تخصیص سطوح ولتاژ مناسب، تعداد مبدل های سطوح ولتاژ و نگاشت به جای هسته ها بر روی همبندی تاثیر به سزایی در کاهش توان مصرفی با رعایت کارآیی دارد. با افزایش تعداد هسته ها پیچیدگی مسیله خصوصا در افرازبندی و جایگشت های چینش افزایش می یابد. در این مقاله راهکاری جدید جهت افراز بندی و نگاشت هسته ها بر اساس الگوی از پیش مشخص بر روی همبندی مش استاندارد ارایه گردیده است که در مقایسه با {اگراس}[4]{ویونگ}[8]و {VISION}[9]به ترتیب 15% و 20% و 23% کاهش کاهش توان مصرفی با رعایت کارآیی را دارد.

شبکه روی تراشه، کاهش انرژی مصرفی، نواحی ولتاژ فرکانس، تراشه های چند پردازنده ای