احسان شریفیان - دپارتمان کامپیوتر،دانشکده فنی و مهندسی،دانشگاه آزاد اسلامی واحد تهران غرب،تهران،ایران
سیاوش خدام باشی - گروه کامپیوتر، واحد یادگار امام خمینی (ره)شهرری، دانشگاه آزاد اسلامی، تهران، ایران
پیمان بابایی - دپارتمان کامپیوتر،دانشکده فنی و مهندسی،دانشگاه آزاد اسلامی واحد تهران غرب،تهران،ایران

استفاده از آرایه گیت های قابل برنامه ریزی به صورت نمایی در حال رشد است زیرا در مقایسه با مدارات مجتمع ASIC، زمان طراحی و هزینه های راه اندازی محصولات الکترونیکی کاهش چشمگیری داشته اند. یکی از مراحل اساسی در طراحی، مکان یابی است که آرایش فیزیکی بلوک های منطقی را در آرایه گیت های برنامه پذیر تعیین می کنند. مکان یابی در آرایه گیت های قابل برنامه ریزی در حقیقت تصمیم گیری درباره مکان های فیزیکی و اتصالات درونی هر بلوک منطقی است که امروزه برای عملکرد مدار یک محدودیت بزرگی به شمار می رود.کیفیت مکان یابی بلوک های منطقی، عملکرد کلی مدار پیاده سازی شده را تعیین می کند. بهینه ساز باید در مورد بهترین تخصیص منابع به وظایف و با تکرار ارزیابی تابع هزینه برای چندین بار تصمیم گیری کند. در این مقاله، از الگوریتم بهینه سازی اجتماع ذرات تناوبی برای به حداقل رسانیدن طول سیم در آرایه گیت های برنامه پذیر همگن استفاده شده است. نتایج شبیه سازی نشان می دهد که روش پیشنهادی در این مقاله در عین سادگی، از عملکرد بهتری برخوردار است.

آرایه گیت های برنامه پذیر، FPGA، مکان یابی، الگوریتم اجتماع ذرات، تناوبی، کمینه سازی طول سیم، طراحی VLSI