CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و شبیهسازی مدار تقویت کننده عملیاتی ترارسانایی با ولتاژ تغذیه کمتر از یک ولت به روش راهانداز بدنه

عنوان مقاله: طراحی و شبیهسازی مدار تقویت کننده عملیاتی ترارسانایی با ولتاژ تغذیه کمتر از یک ولت به روش راهانداز بدنه
شناسه ملی مقاله: ICELE02_219
منتشر شده در دومین کنفرانس بین المللی مهندسی برق در سال 1396
مشخصات نویسندگان مقاله:

علی شعبانی - دانشجوی کارشناسی ارشد مهندسی برق، دانشگاه غیرانتفاعی علامه محدث نوری، ایران
محمدرضا سهیلی فر - استادیار دانشکده مهندسی برق، دانشگاه امام خمینی ره نوشهر، ایران

خلاصه مقاله:
در این مقاله یک تقویتکننده ترارسانایی با حداقل ولتاژ تغذیه، توصیف شده است. روشی جهت افزایش ترارسانایی مدارهای لازم جهت تامین ولتاژها و جریان نقاط مختلف مدار ارایه میشود. برای کاهش محدودیت ولتاژ آستانه از روش راه انداز بدنه استفاده شده است و با ولتاژ تغذیه کمتر از یک ولت تقویت کننده با آرایش مدار کسکود تاشده به همراه تقویت کننده کمکی جهت رسیدن به بهره ولتاژ بالای 78 دسیبل با بهره واحد بیش از 153 مگاهرتز و پهنای باند 18 /5 مگاهرتز و با حداقل توان مصرفی 40 میکرو وات طراحی شده و با استفاده از نرم افزار HSPICE در تکنولوژی 0/18 میکرومتر شبیهسازی شده است.

کلمات کلیدی:
تقویت کننده ترارسانایی، راهانداز بدنه، ولتاژ پایین، کسکود تاشده

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/698502/