سارا محمدیان - گروه مهندسی برق، دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
سید محمدعلی زنجانی - گروه مهندسی برق، دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
مهدی دولتشاهی - گروه مهندسی برق، دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

در این مقاله، تقویت کننده عملیاتی دوطبقه در فناوری 250nm BSIM3V3 CMOS شبیه سازی شده است. این تقویت کننده با انواع تکنیک های خازن میلر و مقاومت بیاثر، هایبرید کسکود، بافر ولتاژ و بافر جریان جبران سازی فرکانسی شده و با استفاده از نرم افزار HSpice شبیه سازی شده است. این مدار در ولتاژ 1.5V عملیاتی شده است. در جبران سازی خازن میلر و مقاومت بیاثر، پهنای باند و حاشیه فاز به ترتیب 152MHz و 88º است. در جبران سازی هایبرید کسکود، پهنای باند و حاشیه فاز به ترتیب 104MHz و 85º است. در جبران سازی بافر ولتاژ، این مقادیر 250MHz و 89º است و در جبران سازی بافر جریان، 272MHz و 71º بدست آمده است. مقدار مصرف توان تقریبا در تمامی روش ها حدود 4.6mW گزارش شد. در پایان مقاله با استفاده از پارامتر ضریب شایستگی، روش های جبران سازی فرکانسی با هم مقایسه شده اند.

تقویت کننده عملیاتی، جبران سازی فرکانسی، پهنای باند، حاشیه فاز، ضریب شایستگی، پایداری