CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و شبیه سازی تقویت کننده عملیاتی ولتاژ پایین با افزایش هدایت انتقالی طبقه ورودی به روش راه انداز بدنه

عنوان مقاله: طراحی و شبیه سازی تقویت کننده عملیاتی ولتاژ پایین با افزایش هدایت انتقالی طبقه ورودی به روش راه انداز بدنه
شناسه ملی مقاله: NERA04_545
منتشر شده در چهارمین کنفرانس ملی رویکردهای نوین در آموزش و پژوهش در سال 1398
مشخصات نویسندگان مقاله:

علی شعبانی - دانشکده فنی و حرفه ای محمودآباد،فوق لیسانس الکترونیک
حامد شعبانی - دانشکده فنی و حرفه ای محمودآبادفوق لیسانس الکترونیک

خلاصه مقاله:
در این مقاله یک تقویت کننده توان پایین فولدد کسکود راه اندازی ورودی بدنه طراحی و شبیه سازی شده است. به عبارتی،جهت افزایش سویینگ ولتاژ ورودی در تغذیه های پایین، از تکنیک بالک درایو در ورودی استفاده میشود تا تغییرات ولتاژ مد مشترک ورودی منجر به کاهش خطینگی مدار نشود. با این حال، هدایت انتقالی ناشی از بدنه (بالک) به مراتب کمتر از هدایت انتقالی ناشی از ترمینال گیت است که برای جبران این کاهش هدایت انتقالی از تکنیک های افزایشی استفاده می شود. همچنین روشی جهت افزایش ترارسانایی مدارهای لازم جهت تامین ولتاژها و جریان نقاط مختلف مدار ارایه می شود. برای کاهش محدودیت ولتاژ آستانه از روش راه انداز بدنه استفاده شده است و با ولتاژ تغذیه کمتر از یک ولت تقویت کننده با آرایش مدار کسکود تاشده به همراه تقویت-کننده کمکی جهت رسیدن به بهره ولتاژ بالای 78 دسی بل با بهره واحد بیش از 153 مگاهرتز و پهنای باند 5/ 18 مگاهرتز و با حداقل توان مصرفی 40 میکرو وات طراحی شده و با استفاده از نرم افزار HSPICE در تکنولوژی 18/0 میکرومتر شبیه سازی شده است.

کلمات کلیدی:
تقویت کننده ترا رسانائی، راه انداز بدنه، ولتاژ پایین، کسکود تاشده، توان پایین، کسکود.

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/981956/