طراحی و بهینه‌سازی یک تمام جمع‌کنندۀ تقریبی مبتنی بر ترانزیستورهای نانولولۀ کربنی و بررسی کاربرد آن در پردازش تصویر دیجیتال

سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 314

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

این مقاله در بخشهای موضوعی زیر دسته بندی شده است:

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_ISEE-11-3_003

تاریخ نمایه سازی: 19 بهمن 1399

چکیده مقاله:

با توجه به افزایش چشمگیر حجم داده‌های پردازشی و نیاز به سرعت بیشتر در پردازش آنها، به استفاده از روش‌های نوین در طراحی مدارهای دیجیتال توجه شده است. نظر به اهمیت مصرف توان در وسایل الکترونیکی، طراحی مدارهایی ضروری است که به کاهش مصرف توان، مساحت و نیز افزایش سرعت پردازنده‌ها منجر شود. استفاده از محاسبات تقریبی در کنار ترانزیستورهای نانولولۀ کربنی، یکی از روش‌های مطرح‌شده در این حوزه است. با توجه به اهمیت مدارهای جمع‌کننده در پردازنده‌های پردازش سیگنال دیجیتال، در این مقاله یک مدار تمام جمع‌کنندۀ تقریبی با استفاده از ترانزیستورهای CNTFET مدل استنفورد 32 نانومتر طراحی شده که ازنظر پارامترهای توان، تأخیر، حاصل‌ ضرب توان در تأخیر و تعداد ترانزیستورها بهینه‌سازی شده است. مقایسۀ این مدار با مدارهای پیشنهادشده در سال‌های اخیر با استفاده از نرم‌افزار HSPICE انجام شده است. نتایج نشان دادند تأخیر طرح پیشنهادی دارای کمترین مقدار با بهبود حداکثر 87% در معیار حاصل ضرب توان در تأخیر است. همچنین نتایج شبیه‌سازی در خازن‌های بار، ولتاژهای تغذیه و تغییرات فرآیندی نشان‌دهندۀ عملکرد پذیرفتنی طرح پیشنهادی در شرایط گوناگون است. برای بررسی بهتر عملکرد تمام جمع‌کنندۀ پیشنهادی از کاربرد پردازشی مقاوم به خطای جمع تصاویر در نرم‌افزار متلب استفاده شده است.

نویسندگان

محمدرضا رشادی نژاد

گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران

سید عرفان فاطمیه

گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران

زهرا داوری شلمزاری

گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • N. H. E. West, D. Harris, CMOS VLSI design: a ...
  • [2] G. Yeap, G., Practical Low Power Digital Design, Sec. ...
  • [3] M. R. Reshadinezhad, M. H. Moaiyeri, and K. Navi, ...
  • [4] H. T. Tari, A. D. Zarandi, and M. R. ...
  • [5] A. Doostaregan, and A. Abrishamifar, A New Method for ...
  • [6] R. Ataie, A. S. E. Zarandi, and Y. S. ...
  • [7] S. A. Ebrahimi, M. R. Reshadinezhad, A. Bohlooli, et ...
  • [8] E. Roosta, and S. A. Hosseini, A Novel Multiplexer-Based ...
  • [9] S. Reda, M. Shafique, Approximate Circuits: Metedologies and CAD. ...
  • [10] S. S. Farahani, and M. R. Reshadinezhad, A new ...
  • [11] Y. S. Mehrabani, R. F. Mirzaee, Z. Zareei, et ...
  • [12] H. Sadat, S. Parameswaran, Special session: hardware approximate computing: ...
  • [13] V. Gupta, D. Mohapatra, A. Raghunathan, et al., Low-Power ...
  • [14] G. H. Bin Talib, A. H. El-Maleh, and S. ...
  • [15] I. Qiqieh, R. Shafik, G. Taravneh, et al., Energy-efficient ...
  • [16] Z. Wang, Z., A. C. Bovik, H. R. Sheikh, ...
  • [17] P. Premaratne, and M. Premaratne, Image similarity index based ...
  • [18] J. Rabaey, Digital integrated circuits: a design perspective. 1996: ...
  • [19] C. Goyal, J. S. Ubhi, and B. Raj, A ...
  • [20] G. Hills, C. Lau, A. Wright, et al., Modern ...
  • [21] Stanford University CNFET model Website: Stanford University, S., CA.Available: ...
  • نمایش کامل مراجع