الگوریتم مسیریابی تحمل پذیر اشکال برای شبکه برروی تراشه برپایه مسیریابی XY پویا

مراجع و منابع این مقاله:

• Raton, FL 33487-2742, _ 2009 by Taylor & Francis Group, ...
• Model Technology. ModelSim Foreign Language Interface. Version 5.8a, 2004. ...
• Moraes, F. G.; Calazans, N.; Mello, A.; Miller, L.; Ost, ...
• Andri ahantenaina, A.; et al. SPIN: a Scalable, Packet Switched, ...
• In. Design Automation and Test in Europe Conference (DATE'2003), 2003, ...
• M. Millberg and A. Jantsch, "Increasing NoC performance ...
• S. M. Alam, R. E. Jones, S. Rauf, and R. ...
• Moraes, F.; Mello, A.; Moller, L.; Ost, L.; Calazans, N. ...
• Shashi Kumar, Axel Jantsch, Juha-Pekka Soininen, Martti Forsell, Mikael Millberg, ...
• J. Kim, D. Park, C. Nicopoulus, N. Vijaykrishnan, and C. ...
• Kumar, S.; et al. A Network on Chip Architecture and ...
• J. Liang, S. Swaminathan, and R. Tessier. aSOC: a scalable, ...
• network on chip. In Proc. DATE, pages 1126.1127, March 2003. ...
• E. Rijpkema, K. G. Gossens, A. Radulescu, J. Dielissen, J. ...
• K. G. Shin and S W. Daniel. Analysis and implementation ...
• G. Varatkar and . Marculescu. On-chip traf_c modeling and synthesis ...
نمایش کامل مراجع