طراحی تقویت کننده زمان با بهره تبدیل، رزولوشن، محدوده پویایی بالا در فناوری CMOS برای مبدل به زمان به دیجیتال
محل انتشار: فصلنامه صنایع الکترونیک، دوره: 1، شماره: 4
سال انتشار: 1389
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 170
فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_SAIRAN-1-4_005
تاریخ نمایه سازی: 8 خرداد 1400
چکیده مقاله:
در این مقاله یکی از کلیدی ترین بلوکهای مربوط به پردازش در حوزه زمان، یعنی تقویت کننده زمان معرفی، طراحی و شبیه سازی شده است. پردازش در حوزه زمان یکی از پیشروترین گزینه های موجود برای جایگزین شدن با بلوکهای پردازش در حوزه دامنه و یا ولتاژ در فناوری های نانومتری می باشد. هسته اصلی یک بلوک پردازشگر در حوزه زمان، مدار مبدل زمان به دیجیتال می باشد. هر چقدر رزولوشن زمانی این مدار بیشتر باشد، عمل پردازش با کیفیت و دقت بهتری انجام می پذیرد. یکی از چالشهای بزرگ در این زمینه، پردازش سیگنال هایی با اختلاف زمانی و یا اختلاف فاز بسیار کوچک می باشد. فنهای بسیاری برای رفع این مشکل در سالیان اخیر ارائه شده است. یکی از این فنون تقویت مقادیر اختلاف زمانی بسیار کوچک قبل از وارد کردن آنها به مدارات پردازشگر حوزه زمان می باشد. با در نظر داشتن این چالش بزرگ، در این مقاله یک تقویت کننده زمان با بهره، رزولوشن و محدوده پویایی و خطسانی بالا طراحی گشته است. مدار پیش آشکارساز مورد نیاز برای این تقویت کننده، یک مبدل پالس به لبه دیجیتالی جدید می باشد که قابلیت کار در فرکانس های بالا را دارا می باشد. از این تقویت کننده در ساختار یک مبدل زمان به دیجیتال پیشنهادی استفاده شده است. مدار تقوی تکننده زمان طراحی شده در تکنولوژی ۰.۱۸ um CMOS به کمک نرم افزار ADS و Cadence شبیه سازی شده است. کل توان مصرفی مدار برابر با ۱.۷ میل یوات، سطح اشغالی تراشه ۰.۳۵ میلی متر مربع، رزولوشن زمانی برابر با ۵پیکوثانیه، بهره تقریبی ۲۰۰ و محدوده پویایی بدون آثار غیرخط ینگی برابر با ۳۵۰ پیکوثانیه می باشد.
کلیدواژه ها:
نویسندگان
عبدالرضا نبوی
دانشگاه تربیت مدرس،استاد الکترونیک