تحلیل تاثیرتغییرات معماریFINها بر جریانDrain ترانزیستورFINFET و بر متوسط توان مصرفی و تاخیرانتشاری درتمام جمع کننده یCMOS-آمیخته

مراجع و منابع این مقاله:

• I. Ferain, C. A. Colinge, and J-P Colinge, "Multi-gate Transistors ...
• M. Zhang, J. Gu, and C. H. Chang, “A Novel ...
• J.-P. Colinge, “FinFETs and Other Multi-Gate Transistors,” Springer,USA, ۲۰۰۸[۴] J-H. ...
• J.Whitehouse, E.John, “Leakage and Delay Analysis in FinFET Array Multiplier ...
• Y. S. Chauhan et. al, “BSIM Compact MOSFET Models for ...
• S.Goel, A.Kumar, and M.A. Bayoumi, “Design of Robust, Energy-EfficientFull Adders ...
• A. B. A. Tahrimet. al,“Design and Performance Analysis of ۱-Bit ...
• P.Jay, A. D. Darji, “Analysis of the Source/Drain Parasitic Resistance ...
• T. Hayashida et. al, “Fin-Height Effect on Poly-Si/PVD-TiNStacked-Gate FINFET Performance,” ...
• M. K. Rai, V. Narendar and R. A. Mishra, “Significance ...
• J.-P. Colinge, “Silicon-on-Insulator Technology: Materials to VLSI”, Springer, NewYork USA, ...
• R. Kumar et. al,” Low-Power High-Speed Double Gate ۱-bit Full ...
نمایش کامل مراجع