طراحی و شبیه سازی یک تقویت کننده ترارسانای عملیاتی راه اندازی شده از طریق بدنه مبتنی بر فناوری ترانزیستور اثر میدان نانولوله کربنی
سال انتشار: 1400
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 386
فایل این مقاله در 13 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JIPET-12-45_005
تاریخ نمایه سازی: 20 تیر 1400
چکیده مقاله:
در این مقاله، یک مدار تقویت کننده ترارسانایی عملیاتی جدید دو طبقه پیشنهاد میشود که نیازهای بهره بالا، توان مصرفی پایین و نویز کم را برآورده می کند و بر اساس روشgm/ID و راهاندازی از طریق بدنه طراحی شده است. قابل ذکر است که طراحیهای صورت گرفته مداری با توجه به محدودیتهای فناوری CMOS، در فناوری CNTFET انجام شده است. همچنین به منظور بهبود خطینگی مدار، ترانزیستورهای تریودی در هر دوطبقه به کار برده شده است. شبیه سازیهای مدار تقویت کننده ترارسانایی عملیاتی پیشنهادی در نرمافزار HSPICE و با ولتاژ تغذیه یک ولت و خازنهای بار یک پیکوفاراد انجام پذیرفته است. بر اساس نتایج به دست آمده، مدار پیشنهادی کمتر از ۲۷ میکرووات توان مصرف می کند و بهره بالای ۹۸ دسیبل را ارائه می دهد. مقدار CMRR و PSRR مدار پیشنهاد شده به ترتیب برابر با ۱۲۱ دسیبل و ۱۵۲ دسیبل است. نویز ارجاع شده به ورودی مدار برابر با ۹۲/۰ نانو ولت بر رادیکال هرتز بوده و سرعت چرخش مدار برابر با ۱۱۱ ولت بر میکروثانیه است که نشان از بهتربودن مقدار ضریب شایستگی مدار پیشنهادی در مقایسه با کارهای قبلی است.
کلیدواژه ها:
تقویت کننده ترارسانای عملیاتی ، ترانزیستور اثر میان نانولوله کربنی ، بهره بالا ، توان پایین ، تکنیک gm/ID
نویسندگان
سید محمد علی زنجانی
مرکز تحقیقات ریز شبکه های هوشمند- واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
مصطفی پرویزی
دانشکده مهندسی برق- واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :