طراحی و شبیه سازی مبدل ترنری به باینری بهینه شده بر پایه ترانزیستورهای اثر میدان نانو لوله کربنی

سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 222

فایل این مقاله در 11 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JASP-4-2_011

تاریخ نمایه سازی: 28 آذر 1400

چکیده مقاله:

این مقاله یک مبدل ترنری به باینری چند رقمی بهینه شده مبتنی بر ترانزیستورهای اثر میدان نانو لوله کربنی ارائه می دهد. با توجه به ویژگیهای منحصر بفرد ترانزیستورهای اثر میدان نانو لوله کربنی همانند امکان طراحی با ولتاژ آستانه­های مختلف برای ترانزیستور، طراحی سیستم­های منطقی چند ارزشی به مراتب ساده­تر و کم هزینه­تر می باشد. لذا با توجه به اینکه سیستم­های پردازشی موجود با مبنای دو کار می­کنند طراحی مبدل­های باینری به ترنری و برعکس، سیستم­های پردازشی بسیار مهم و اساسی است. در این مقاله  با اصلاح در بخشی از ساختار مداری مبدل ترنری به باینری سه رقمی کارایی سیستم افزایش یافته است. اصلاح مدار باعث کاهش سطح اشغالی تراشه، کاهش توان مصرفی و کاهش تاخیر مدار شده است. عملکرد مناسب و کارایی بهینه مبدل پیشنهادی با استفاده از شبیه سازی توسط نرم-افزار HSPICE و بر مبنای ترانزیستورCNTFET   ۳۲ نانومتر تایید شده است. نتایج شبیه سازی نشان می دهد که مبدل ترنری به باینری ۳ به ۵ بهینه دارای توان مصرفی ۶۶۵/۰ و تاخیر انتشار ۳/۲۷ پیکو ثانیه است. این نتایج نشان می دهد به طور کلی شاخص PDP به میزان ۴/۱۴درصد بهبود یافته است.

کلیدواژه ها:

مبدل ترنری به باینری ، منطق چند ارزشی ، ترانزیستورهای اثر میدانی نانو لوله کربنی

نویسندگان

سید سعید موسوی

گروه مهندسی برق، دانشگاه شهید مدنی آذربایجان، تبریز

موسی یوسفی

گروه مهندسی برق- دانشکده فنی ومهندسی دانشگاه شهید مدنی آذربایجان

خلیل منفردی

هیات علمی-دانشگاه شهید مدنی آذربایجان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Semiconductor Industry Association. (۲۰۰۵). International Technology Roadmap for Semiconductors-۲۰۰۵, Update: ...
  • S. Dresselhaus, G. Dresselhaus, and P. Avouris, “Carbon nanotube,” Berlin, ...
  • Moaiyeri, M. H., Chavoshisani, R., Jalali, A., Navi, K., & ...
  • Kim, Y. B., Kim, Y. B., & Lombardi, F. (۲۰۰۹). ...
  • W. Mintmire and C. T. White, “Universal density of states ...
  • Zanjani, S. M. A., Dousti, M., & Dolatshahi, M. (۲۰۱۸). ...
  • Zanjani, S. M. A., Dousti, M., & Dolatshahi, M. (۲۰۱۸). ...
  • Wu, Y. Li, and S. Chai, "Design and simulation of ...
  • P. KS and K. Gurumurthy, "Quaternary CMOS combinational logic circuits," ...
  • مومنی,ا. ,طراحی مدارات چندمقداری با استفاده ازتکنولوژی نانو لوله های ...
  • S. Subramanian, Ternary logic to binary bit conversion using multiple ...
  • M. Arjmand, M. Tehrani, M. Soryani and K. Navi, A ...
  • Shahangian, S. A. Hosseini and S. H. Pishgar Komleh, Design ...
  • Perri A.G.; (۲۰۱۱) Modelling and Simulations in Electronic and Optoelectronic ...
  • L. McEuen, M. Fuhrer, H. Park, Single-walled carbon nanotube electronics. ...
  • Y.B. Kim, Y.-B. Kim, F. Lombardi, Novel design methodology to ...
  • Lin, Y. Kim and F. Lombardi, CNTFET-based design of ternary ...
  • C. Kleene, Introduction to Metamathematics (Amsterdam, The Netherlands: NorthHolland, ۱۹۵۲), ...
  • Lin, Y. Kim and F. Lombardi, CNTFET-based design of ternary ...
  • Shahangian, S. A. Hosseini and S. H. Pishgar Komleh, Design ...
  • M. Miller and M. A. Thornton, Multiple-Valued Logic Concepts and ...
  • CNFET Model (Online), http://nano.stanford.edu/models ...
  • نمایش کامل مراجع