طراحی یک آشکارساز مجتمع فاز-فرکانس با توان و تاخیر بهینه، با استفاده از الگوریتم بهینه سازی ازدحام ذرات

چکیده: کاربرد وسیع حلقههای قفل شونده فاز در انواع مدارهای مخابراتی و الکترونیکی و چند منظوره بودن این مدارها، سبب شده است که طراحی بهینه آنها مورد توجه پژوهشگران قرار گیرد. بی تردید توان مصرفی پایین و تاخیر کمتر از مهمترین اهدافی است که در طراحی حلقههای قفل شونده فاز به آن پرداخته میشود. در این تحقیق، فرآیند طراحی و بهینهسازی عملکرد حلقه های قفل شونده فاز در سطح مدارهای مجتمع، با استفاده از الگوریتم بهینهسازی ازدحام ذرات پیشنهاد شده است. در روش پیشنهاد شده، به جای آزمایش و شبیهسازیهای مکرر و مبتنی بر روش سعی و خطا برای دستیابی به پارامترهای مطلوب در یک مدار مجتمع آشکارساز فاز- فرکانس، متغیرهای تاثیرگذار در عملکرد آن (که بیشتر ابعاد ترانزیستورها هستند)، به الگوریتم ازدحام ذرات ارایه و فرآیند بهینهسازی با این الگوریتم محقق میشود. نتایج به دست آمده گویای توانایی قابل توجه این روش ابتکاری در یافتن ترانزیستورهایی با بهترین ابعاد برای دستیابی به توان مصرفی و تاخیر بهینه، در مقایسه با روشهای معمول طراحی است. اگرچه نتایج این تحقیق به شکل مصداقی برای آشکارساز مجتمع فاز- فرکانس ارایه شده است، اما نتایج مناسب به دست آمده، قابلیت روش ارایه شده را برای طراحی سایر مدارهای مجتمع کاربردی نشان میدهد.