طراحی و شبیه سازی یک تمام جمع کننده جدید در تکنولوژی نانو لوله ی کربنی با عملکرد بهینه

سال انتشار: 1394
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 227

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JIPET-6-21_001

تاریخ نمایه سازی: 19 دی 1400

چکیده مقاله:

مدار تمام جمع کننده، به دلیل توانایی در پیاده سازی چهار عمل اصلی محاسباتی (جمع، تفریق، ضرب و تقسیم) به عنوان یکی از مهمترین و پرکاربردترین بخش های اصلی پردازنده های دیجیتالی در طراحی مدارهای مجتمع، شناخته می شود. بدین منظور، در این مقاله تلاش شده است که سلول تمام جمع کننده ی جدیدی با بهره گیری از تکنولوژی ترانزیستورهای نانولوله ی کربنی، جهت دستیابی به مداری با عملکردی مناسب و توان مصرفی کم، ارائه گردد. طرح پیشنهادی از ۱۲ ترانزیستور CNTFET که با استفاده از منطق ترانزیستورهای عبور به هم متصل شده اند، تشکیل شده است. ترانزیستورهای نانولوله ی کربنی در توان مصرفی و سرعت عملکرد، برتری قابل توجهی نسبت به ترانزیستورهایMOSFET   از خود نشان می دهند. شبیه سازی طرح پیشنهادی، با استفاده از نرم افزار Hspice و بر مبنای مدل CNTFET، با ولتاژ اعمالی  V۶۵/۰ در سه فرکانس و سه مقدار خازن بار متفاوت، انجام می شود و نتایج به دست آمده، برتری طرح پیشنهادی را نسبت به مدارهای نظیر ارائه شده در مقالات پیشین، اثبات می کند

کلیدواژه ها:

ترانزیستورهای نانو لوله ی کربنی ، سلول تمام جمع کننده ، نانو لوله ی کربنی ، طراحی مدارهای مجتمع با مقیاس بزرگ

نویسندگان

عباس اسدی آقبلاغی

شرکت کوثر سپاهان، اصفهان

مهران عمادی

دانشگاه آزاد اسلامی، مبارکه

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Issam, A. Khater, A. Bellaouar, M.I. Elmasry, "Circuit techniques ...
  • M. Kumar, S. Arya, S. Pandey," Single bit full adder ...
  • G.K. Reddy, "Low power-area designs of ۱ bit full ader ...
  • R. Zimmermann, W. Fichtner, "Low-power logic styles: cmos versus pass-transistor ...
  • K. Navi, O. Kavehei, M. Ruholamini, A. Sahafi, S. Mehrabi, ...
  • R. Mirzaee, M. Moaiyeri, K. Navi, "High speed np-cmos and ...
  • K. Navi,M. Maeen, V. Foroutan, S. Timarchi, O. Kavehei, "A ...
  • K. Navi ,V. Foroutan, M. RahimiAzghadi, M. Maeen, M. Ebrahimpour, ...
  • M. Alizadeh, B. Forouzandeh, R. Sabbaghi-Nadooshan, "Six new full adder ...
  • S. Wairya, R.K. Nagaria, S. Tiwari, “New design methodologies for ...
  • K. Navi, R. Zabihi, M. Haghparast, T. Nikobin, “A novel ...
  • S. Iijima,"Helical microtubules of graphitic carbon”, Nature,Vol. ۳۵۴, pp. ۵۶-۵۸,۷ ...
  • S. Iijima, T. Ichihashi, "Single-shell carbon nanotubes of ۱-nm diameter”, ...
  • J. Deng, “Device modeling and circuit performance evaluation for nanoscale ...
  • K. Navi, A. Momeni, F. Sharifi, P. Keshavarzian, "Two novel ...
  • K. Navi, M. Rashtian, A. Khatir, P. Keshavarzian, O. Hashemipour, ...
  • A. Khatir , Sh. Abdolahzadegan ,I. Mahmoudi, “High speed multiple ...
  • K. Navi, H.H. Sajedi, R. F. Mirzaee, M.H. Moaiyeri, A. ...
  • M. Bagherizadeh, M. Eshghi, “Two novel low-power and high-speed dynamic ...
  • A. AsadiAghbolaghi., Sh. Moghimi, “Designing a new full adder with ...
  • ۲۲] M. Moradi, R.F. Mirzaee, M.H. Moaiyeri, K. Navi, “An ...
  • F. Sharifi, A. Momeni, K. Navi, “Cnfet based basic gates ...
  • R. SharifiRad, M. Norouziand, S.K.H. Rabori, “A great efficiency full ...
  • A. AsadiAghbolaghi, M. Emadi, M. Dolatshahi. “Designing and analyzing a ...
  • A. AsadiAghbolaghi., M. Emadi, M. Dolatshahi, “Designing a high speed ...
  • A. Ghorbani, M. Sarkhosh, "A new low power full adder ...
  • نمایش کامل مراجع