روش بهینه تصحیح سریع دیجیتالی خطا در مبدل آنالوگ به دیجیتال خط لوله با الگوریتم DLMS

سال انتشار: 1397
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 139

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_SCJKA-7-1_002

تاریخ نمایه سازی: 31 تیر 1401

چکیده مقاله:

چکیده: در این مقاله، با استفاده از الگوریتم جستجو کننده تکاملی DLMS سرعت همگرایی الگوریتم تصحیح خطای دیجیتالی در تصحیح خطای عدم تطابق خازن­ها، بهره محدود و غیرخطی تقویت­کننده به میزان قابل توجهی افزایش یافته است. برای این منظور ابتدا مبدل آنالوگ به دیجیتال ۱۶ بیتی خط­لوله به صورت معکوس در حوزه دیجیتال مدل­سازی شده است. مدل دیجتال به دست آمده یک فیلتر FIR با ۱۶ وزن قابل تنظیم می­باشد. جهت تنظیم وزن­های فیلتر FIR الگوریتم تصحیح خطا به سه مرحله تقسیم شده و در هر مرحله تعدادی از وزن­های فیلتر توسط الگوریتم DLMS تنظیم خواهند شد. در مجموع الگوریتم تصحیح خطا با ۳۰۰۰ بار تکرار در طی سه مرحله همگرا می­شود. الگوریتم DLMS با استفاده از کدهای سنتزپذیر با زبان Verilog HDL شبیه­سازی شده و قابل پیاده­سازی است. تقسیم الگوریتم تصحیح خطا به سه مرحله سبب بهبود کیفیت تصحیح خطا و کاهش توان مصرفی خواهد شد. همچنین در این مقاله مدار MDAC بهینه­ای جهت طراحی مبدل خط­لوله پیشنهاد شده و الگوریتم تصحیح خطا بر اساس همین مدار طراحی گردیده است.

کلیدواژه ها:

مبدل آنالوگ به دیجیتال خط لوله ، عدم تطابق خازن ها ، بهره محدود تقویت کننده ، بهره غیرخطی تقویت کننده ، فیلتر FIR ، الگوریتم DLMS

نویسندگان

مجتبی پاکدل

دانشگاه کاشان

حسین کریمیان

دانشگاه کاشان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • A. Delic-Ibukic and D. M. Hummels, "Continuous digital calibration of ...
  • E. B. Blecker, T. M. McDonald, O. E. Erdogan, P. ...
  • J. McNeill, M. C. Coln, and B. J. Larivee, "" ...
  • I. Ahmed and D. Johns, "An ۱۱-bit ۴۵ MS/s pipelined ...
  • Y. Chiu, C. W. Tsang, B. Nikolić, and P. R. ...
  • A. Tahmasebi, A. Kamali, Z. K. Kanani, and J. Sobhi, ...
  • Y.-S. Shu and B.-S. Song, "A ۱۵-bit linear ۲۰-MS/s pipelined ...
  • E. Siragusa and I. Galton, "A digitally enhanced ۱.۸-V ۱۵-bit ...
  • B. D. Sahoo and B. Razavi, "A ۱۲-bit ۲۰۰-mhz cmos ...
  • A. Verma and B. Razavi, "A ۱۰b ۵۰۰-MHz ۵۵ mW ...
  • B. D. Sahoo and B. Razavi, "A ۱۰-b ۱-GHz ۳۳-mW ...
  • B. Sahoo, "An overview of digital calibration techniques for pipelined ...
  • H. Meng and J. Sun, "A ۱.۲ v ۱۰bit ۸۳msps ...
  • B. Razavi, Principles of data conversion system design: IEEE press, ...
  • S.-h. Chiang, "High-Speed, Low-Power Analog-to-Digital Converters," Ph.D. dissertation, University of ...
  • J. M. Ingino and B. Wooley, "A continuously calibrated ۱۲-b, ...
  • L. Hae-Seung, "A ۱۲-b ۶۰۰ ks/s digitally self-calibrated pipelined algorithmic ...
  • B. Razavi, Design of Analog CMOS Integrated Circuits. New York: ...
  • B. Widrow and S. D. Stearns, Adaptive Signal Processing. Englewood ...
  • B. Murmann and B. E. Boser, "A ۱۲-bit ۷۵-MS/s pipelined ...
  • N. T. Abou-El-Kheir, M. E. Khedr, and M. Abbas, "A ...
  • A. Tahmasebi, A. Kamali, Z. K. Kanani, and J. Sobhi, ...
  • X. Wang, P. J. Hurst, and S. H. Lewis, "A ...
  • O. E. Erdoğan, P. J. Hurst, and S. H. Lewis, ...
  • E. B. Blecker, T. M. McDonald, O. E. Erdogan, P. ...
  • C. R. Grace, P. J. Hurst, and S. H. Lewis, ...
  • A. Panigada and I. Galton, "A ۱۳۰ mW ۱۰۰ MS/s ...
  • نمایش کامل مراجع