بررسی الگوهای بهینه کدنگاری مقاوم به منظور اجرا روی مدار مجتمع دیجیتال برنامه پذیر

توابع در هم ساز نوعی تابع چکیده ساز است. که در تمامی طراحی های رمزنگاری و پروتکل های امنیتی جهت تولید اعداد تصادفی ومکانیزم ذخیره رمز عبور احراز هویت و امضای دیجیتالی در دنیای دیجیتال مورد استفاده قرار می گیرد. موسسه ملی استاندارد و فناوری، مسابقه ای را برای بهبود بخشیدن الگوریتم های چکیده ساز رایج، آغاز کرد الگوریتم های چکیده ساز ارسالی به این مسابقه که SHA-۳ نام گذاری شد، شامل ۵ الگوریتم مقاوم که توانست به دور پایانی مسابقات راه یابد از طرفی الگوریتم JH در دور پایانی به عنوان الگوریتم دوم مسابقات معرفی شود لذا هدف این مقاله بررسی الگوریتم چکیده ساز JH به منظور پیاده سازی روی FPGA بوده است در این الگوریتم، مشاهدات به دست آمده شامل منابع واهی نیستند، این شبیه سازی ها نشان می دهند که عملکرد الگوریتم چکیده ساز JH به چه میزان توانسته است روی FPGA شبیه سازی و سنتز شود.