تحلیل و طراحی یک جمع کننده چند بیتی با رویکرد کاهش توان به کمک ترانزیستورهایCNTFET

رشد و توسعه دیجیتال این را می طلبد که تجهیزاتی دارای توان مصرف پایین پا به میدان بگذارند. پژوهشها نشان دهنده این است که CNTFET به عنوان یک راهکار برای کاهش توان موردی مناسب قلمداد می شود. بنابراین این مطالعه با هدف تحلیل و طراحی یک جمع کننده چند بیتی با رویکرد کاهش توان به کمک ترانزیستورهای CNTFET انجام شود. در این مطالعه که به صورت شبیه سازی با نرم افزار HSPICE انجام شد، عواملی تعیین کننده کاهش توان مصرفی شامل POWER, Delay, EDP, PDP در مدارهای تمام جمع کننده یک و چهار بیتی با ترانزیستورهای MOSFET &CNTFET مورد مقایسه قرار گرفتند. یافته ها پژوهش نشان دهنده این بود که بین مصرف، تاخیر PDP و EDP مدارهای تک بیتی با ترانزیستور CNTFET کمتر از همین مدارها با ترانیزستور MOSFET است. علاوه بر این به غیر میزان تاخیر مدار، با افزایش تمام جمع کننده از یک بیتی به چهار بیتی، درصد افزایش سایر متغیرهای کاهش توان مصرفی، در مدارها با ترانیزستور CNTFET به مراتب کمتر از MOSFET بود. با توجه به یافته های این مطالعه نتیجه گیری شد که تمام جمع کننده با ترانزیستور CNTFET منجر به کاهش توان مصرفی در مدار می شوند.