High-Speed Low-Power Approach for Implementation of ۸B/۱۰B Encoder for High-Speed Communications
محل انتشار: مجله مهندسی برق مجلسی، دوره: 14، شماره: 3
سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 137
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_MJEE-14-3_010
تاریخ نمایه سازی: 25 بهمن 1401
چکیده مقاله:
In this paper, the design methodology for a high-speed ۸B/۱۰B encoding architecture has been discussed. By means of the new truth table and with the help of Pass-Transistor Logic (PTL), a new structure has been designed in CMOS technology, which shows a superior speed performance. Also, power consumption is optimized because of careful design considerations. These features, along with the simplicity of the employed circuitry are the quality of this work to be repeatedly used in high-speed communication systems. The design process has been explained in detail so that the idea can completely be understood. Moreover, the proposed structure has been demonstrated in the circuit level for better clarification. Post-layout simulation results for TSMC ۰.۱۸µm standard CMOS technology depict the correct behavior of the proposed architecture whilst the power consumption is ۱.۶۴mW from ۱.۸v power supply.
کلیدواژه ها:
نویسندگان
Seyed Moosa Seyed Aalinejad
Department of Electronics, Urmia University of Technology, Urmia, West Azerbaijan, Iran.
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :