Power Reduction of the Low Offset Dynamic Comparator with Novel Techniques
محل انتشار: مجله مهندسی برق مجلسی، دوره: 13، شماره: 2
سال انتشار: 1398
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 101
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_MJEE-13-2_003
تاریخ نمایه سازی: 25 بهمن 1401
چکیده مقاله:
In this paper, dynamic comparators structure, by employing two methods for power consumption reduction with applications in low-power high-speed analog-to-digital converters, have been presented. The proposed comparators have low consumption thanks to power reduction methods. They have the ability for adjusting the offset. The comparators consume ۱۴.۳ and ۲۴ μW at ۱۰۰ MHz, which is equal to ۳.۷ and ۱۱.۸ fJ. The comparators are designed and simulated in ۱۸۰ nm CMOS. Layouts occupy ۲۱۰ and ۲۴۰ μm۲, respectively.
کلیدواژه ها:
نویسندگان
Mousa Yousefi
Department of Electrical Engineering, Azarbaijan Shahid Madani University, Tabriz, Iran.
Khalil Monfaredi
Department of Electrical Engineering, Azarbaijan Shahid Madani University, Tabriz, Iran.
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :