ارائه یک الگوریتم مسیریابی حداقل فاصله برروی شبکه برتراشه با همبندی مش قطری

سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 981

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

BANDARGAZCOM01_003

تاریخ نمایه سازی: 29 مهر 1391

چکیده مقاله:

افزایش فرکانس کاری پردازنده ها و همچنین استفاده از معماری مدرندرطراحی پردازنده موجب شده است که قدرت پردازشی یک پردازنده امروزی ده ها برابر پردازنده های قبلی باشد به همین منظور درسالهای اخیر شبکه برتراشه با بهره گیری از قابلیت های شبکه های ارتباطی به عنوان یک راهکار مناسب جهت مواجه با محدودیت های گذرگاه های الکترونیکی مطرح گردیده است مسیریابی یکی از گامهای اساسی درچرخه این طراحی می باشد که دربهبود پارامترهای کارایی انرژی مصرفی کاهش هزینه های ارتباطی و تاخیر تاثیر قابل توجهی دارد اکثر الگوریتم های ارایه شده درشبکه برتراشه ها برروی همبندی مش میب اشند ولی دراین مقاله یک الگوریتم مسیریابی برروی شبکه برتراشه با همبندی مش قطری ارایه شده است الن الگوریتم مسیری را برای ارسال بسته انتخاب می کند که دارای کمترین تعداد پرش می باشد.

کلیدواژه ها:

شبکه برتراشه ، الگوریتم مسیریابی ، تاخیر ، همبندی مش قطری نشان دهند

نویسندگان

مرضیه صفاری سامانی

دانشگاه آزاد اسلامی واحد اراک

غلامرضا لطیف شبگاهی

استادیار دانشگاه صنعت آب و برق تهران

مهدی احسانیان

استادیار دانشگاه صنعتی خواجه نصیرالدین طوسی

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • ارائة یک معماری جدید برای شبکه روی تراشه [مقاله کنفرانسی]
  • Kumar, S., et a. "A Network on Chip Architecture and ...
  • Benini, L, De-Micheli, G. "Networks on Chips: A New SoC ...
  • Ogras, U. Y., Hu, J. "Key Research Problem in NoC ...
  • Dally, W. J., Towles, _ Packets, Not Wires: on Chip ...
  • Ni, L. _ McKinley, P. K., "A Survey of Wormhole ...
  • Interconnection Architecture for On-Chip Digital System:, Phd Thesis, Tampere University ...
  • Boppana, R. V., Chalasani, S., _ Framework for Designing and ...
  • Glass, C. J., Ni, L. M., "The Turn Model for ...
  • Chiu, C., _ Odd-Even Model for Adaptive Routing", IEEE Trans. ...
  • Hu, J., Marculescu, _ Smart Routing for Network-on- Chip" DAC, ...
  • IEEE Trans Comput -Aided Des. Integr. Circuits Syst, pp. 551-562, ...
  • _ _ _ Computer, pp. 815-826, 1994. ...
  • Paneshtable, M, Ebrahimi, _ Mohammadi, S., A., _ Lo wv-Distance ...
  • Multicast Routing Algorithm for Network _ Chip", Computer & Digital ...
  • Palesi, M., Kumar, S., Catania, V., ":Bandwidth- avare Routing Algorithm ...
  • Maurizio, P., Rickard, H. Kumar, S., "Application Specific Routing Algorithm ...
  • Pande, P. P., et al, "Performance Evaluation and Design Trade-Offs ...
  • نمایش کامل مراجع