ورود
مقالات فارسیISIکنفرانسهاژورنالها

A ۱۰-Bit Low Power SAR ADC with a New Control Logic Using Monotonic Capacitor-Switching

محل انتشار: فصلنامه ادوات مخابراتی، دوره: 3، شماره: 3
سال انتشار: 1393
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 106

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/1729060

شناسه ملی سند علمی:

JR_TDMA-3-3_007

تاریخ نمایه سازی: 28 مرداد 1402

چکیده مقاله:

A ۱۰ bit Low power ۶۶۶KS/s successive approximation register is presented. Monotonic capacitor-switching has been employed to reduce the switching energy power and total capacitance by ۸۱% and ۵۰% respectively. The ADC achieves an SNDR of ۵۳.۶ dB and ENOB of ۸.۶۱, while the power consumption  and  supply voltage are  ۰.۸۳mW and ۱.۲V respectively. all simulations are carried out using cadence simulating software in ۰.۱۸um technology.

کلیدواژه ها:

en

نویسندگان

Morteza Rahimi

Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran

Abbas Golmakani

Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran

Mohammad Ali Heydari

Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran

Mohammad Hossein Mesgarof

Department of Electrical Engineering, Sadjad University of Technology, Mashhad, Iran

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • C. C. Liu, S. J. Chang, G. Y. Huang, and ...
  • D. Draxelmayr, “A ۶ b ۶۰۰ MHz ۱۰ mW ADC ...
  • M. D. Scott, B. E. Boser and K. S. J. ...
  • J. Sauerbrey, D. Schmitt-Landsiedel, and R. Thewes, “A ۰.۵-v ۱-µW ...
  • N. Vermna and A. p. Chandrakasan, “A ۲۵µW ۱۰۰kS/s ۱۲b ...
  • J. Craninckx and G. v. d. Plas, “A ۶۵fJ/conversion-step ۰-to-۵۰MS/s ...
  • H. Ch. Hong and G. M. Lee, “A ۶۵-fJ/Conversion-Step ۰.۹-V ...
  • ۱۰b ۱MS/s Charge-Redistribution ADC,” ISSCC Dig. Tech. Papers, pp. ۲۴۴-۲۴۵, ...
  • M. van Elzakker, E. van Tuijl, P. Geraedts, D. Schinkel, ...
  • S. H. Cho, C. K. Lee, J. K. Kwon, and ...
  • Chun-Cheng Liu , Soon-Jyh Chang , Guan-Ying Huang , Ying-Zu ...
  • Pascal Meinerzhagen,” Design of a ۱۲-bit low-power SAR A/D Converter ...
  • S. W. M. Chen and R. W. Brodersen, “A ۶-bit ...
  • Jianhua Gan, B.S., M.S., Sc.D. “Non-Binary Capacitor Array Calibration for ...
    • نمایش کامل مراجع