Design of Novel Hybrid-CMOS Full Adder with Low Power Consumption, High Speed and Full Swing Outputs
محل انتشار: فصلنامه ادوات مخابراتی، دوره: 2، شماره: 2
سال انتشار: 1392
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 75
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_TDMA-2-2_007
تاریخ نمایه سازی: 28 مرداد 1402
چکیده مقاله:
In this paper a novel ۱-bit full adder using hybrid-CMOS logic style is proposed. Hybrid-CMOS design style utilizes various CMOS logic style circuits to build new full adder with desired performance. The new proposed full adder is based on differential cascode voltage switch logic (DCVSL) XOR-XNOR gate which generate full-swing outputs. The complementary pass-transistor logic (CPL) is used to have minimum propagation delay and stability against noise in Sum signal. Also the transmission-gate logic (TG) is used to have high speed and full-swing in Cout signal. The circuit that consists of ۱۶ transistors is simulated with HSPICE in ۰.۱۸ μm CMOS process by varying supply voltages from ۱ V to ۱.۸ V with ۰.۲ V steps. The simulation results show that the proposed circuit has less power consumption and is faster in comparison to other circuits.
کلیدواژه ها:
نویسندگان
Vahid Motallebzadeh
Sadjad Institute for Higher Education
Mohammad Reza Alamdar Moghaddam
Sadjad Institute for Higher Education
Saber Izadpanah Tous
Sadjad Institute for Higher Education
Abbas Golmakani
Sadjad Institute for Higher Education
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :