طراحی سلول تاخیر زمانی آنالوگ مد جریان

در این مقاله، هدف طراحی سلول تاخیر زمانی آنالوگ مد جریان می باشد. سلول تاخیر زمانی آنالوگ مبتنی بر فیلتر تمام گذر مرتبه اول مد جریان با امپدانس خروجی بالا، شامل آیینه جریان کسکود کلاس AB و همچنین یک ناقل جریان با ولتاژ ورودی تفاضلی (DVCC) بعنوان عنصر فعال می باشد، که این ناقل جریان، تنها از دو عنصر غیر فعال متصل به زمین برای ایجاد شیفت فاز و تاخیر زمانی بهره می گیرد. این سلول آنالوگ مد جریان دارای مزیتهایی شامل ولتاژ پایین، مصرف توان کم و سرعت بالا می باشد. سلول تاخیر زمانی آنالوگ دارای مصرف توان ۱.۳۹mW و دارای قابلیت کنترل تاخیر بصورت تنظیم ثابت و متغیر است. سلول پیشنهادی، قادر به ایجاد تاخیر زمانی برابر با ۱۴ns می باشد که می توان با تنظیم ثابت و متغیر در این سلول، به تاخیر برابر با ۶ns در پهنای باند ۱۰۰MHz رسید. این سلول در مهندسی پزشکی، رادارها و همچنین برای شکل دهی به پرتوها کاربرد دارد و می تواند مورد استفاده قرار بگیرد. شبیه سازی با استفاده از HSPISE و تکنولوژی ۰.۱۸μm CMOS انجام شده است.