طراحی یک سلول تاخیر ورنیر برای کاربرد در مبدل زمان به دیجیتال در تکنولوژی ۰.۱۸ μm CMOS
سال انتشار: 1400
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 61
فایل این مقاله در 18 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_ARTE-3-24_003
تاریخ نمایه سازی: 23 دی 1402
چکیده مقاله:
مدار بازیابی کلاک و داده حلقه ای یک ساختار عالی برای محدوده دینامیکی بالا و خطی بودن خوب است. هدف مدار بازیابی کلاک و داده اندازه گیری بازه های زمانی با دقت در حد پیکو ثانیه می باشد. مدار بازیابی کلاک و داده تعمیم یافته خطی از این توانایی اندازه گیری دقیق استفاده می کند تا عدم تقارن تاخیر در حلقه فیدبک را مشخص و سپس آن را در حوزه دیجیتال اصلاح نماید. مدار بازیابی کلاک و داده پیشنهادی بازیابی کلاک و داده شامل دو زنجیر تاخیر خطی به نام مدار بازیابی کلاک و داده اصلی و مدار بازیابی کلاک و داده توسعه دهنده می باشد. مدار بازیابی کلاک و داده اصلی در یک ساختار حلقه ای عمل می کند. سیگنال خروجی بدون در نظر گرفتن تاخیر خط فیدبک، از خروجی به ورودی مدار بازیابی کلاک و داده اصلی وصل می شود. در این پایان نامه به بررسی نحوه عملکرد این مبدل می پردازیم و تعدادی از روش های ارائه شده برای پیاده سازی آن را بررسی می کنیم و در نهایت یک مبدل زمان به دیجیتال حلقه ای تعمیم یافته ۱۴ بیتی با دقت بالا و ولتاژ و توان مصرفی پایین با استفاده از تکنولوژی ۱۸۰ نانومتر CMOS طراحی و پیاده سازی می شود.
کلیدواژه ها:
نویسندگان
کیمیا روستایی
کارشناسی مهندسی تکنولوژی برق- قدرت، گروه مهندسی برق دانشگاه ازاد اسلامی واحد شیراز، شیراز، ایران