پیادهسازی و شبیهسازی الگوریتمهای DES و 3 DES بوسیله FPGA

این مقاله یک پیاده سازی و شبیه سازی ساختاری و موازی رمزنگاری و رمزگشایی بلوک متقارن مبتنی بر الگوریتم های DES 3- DES وتوسط دستگاه فرکانس بالا الکترونیکی FPGA ارائه می دهد.این الگوریتم می تواند در امنیت اطلاعات و برای رمزنگاری امنیت ترافیک شبکه استفاده گردد. هدف از این مقاله افزایش سرعت وکارایی الگوریتم مزبور و همچنین قدرتمند تر کردن امنیت این الگوریتم ها مطابق با استاندارد IEEE از طریق افزایش طول کلید می باشد. با ساختار ارائه شده در برنامه نویسی و همچنین پیاده سازی طرح ، نشان داده شده است که اطلاعات در تعداد کلاک محدودی تولید می شوند که قابل قیاس با طرح های ارائه شده در دیگر مقالات چه به صورت لوله ای و چه به صورت غیر لوله ای نمی باشد[ 1]. این الگوریتم بر روی خانواده های مختلف از دستگاه های FPGA از قبیل Spartan ، Acex ، Startix و ... شبیه سازی گردیده و بر روی خانواده قدیمی Acex پیاده سازی گردیده است. برای برنامه نویسی از زبان قدرتمند وی اچ دی ال (VHDL) استفاده شده است وشبیه سازی بوسیله نرم افزارمودلسیم (Modelsim) انجام پذیرفته است.