اعمال یک الگوریتم نگاشت بهینه در شبکه بر تراشه مبتنی بر بهبود کارایی

با افزایش پیچیدگی سیستم بر تراشه ها و کارآمد نبودن گذرگاه های الکتریکی برای تبادل داده ها با حجم بالا بین هسته های IP، ایده استفاده از شبکه بر تراشه مطرح شد. بدیهی است، یکی از قدم های اساسی در چرخه طراحی شبکه بر تراشه که تأثیر به سزایی در میزان مصرف انرژی و تأخیر انتقال دارد، مسئله نگاشت هسته های IP است. در این مقاله، الگوریتم نگاشتی جهت نگاشت کاربردهای خاص منظوره شبکه بر تراشه پیشنهاد می شود. این الگوریتم با کاهش تعداد گام ها بین هسته های IP باعث کاهش هزینه ارتباطی، انرژی مصرفی و سایر پارامترهای کارایی می گردد. الگوریتم پیشنهادی بر روی چند کاربرد واقعی پیاده سازی و نتایج حاصل از آن با نتایج حاصل از برخی الگوریتم های نگاشت پیشین مقایسه شده است. مقایسه های شبیه سازی بهبود پارامترهای کارآیی را در روش پیشنهادی نشان می دهد.