طراحی و پیاده سازی الگوریتم استاندارد رمزنگاری پیشرفته (AES) به صورت خط لوله ای بر روی سخت افزار FPGA
محل انتشار: اولین همایش ملی مهندسی برق ایران
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 3,995
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
INCEE01_122
تاریخ نمایه سازی: 25 تیر 1393
چکیده مقاله:
پس از معرفی استاندارد رمزنگاری پیشرفته (AES) به عنوان الگوریتم رمز استاندارد در اکتبر سال 2000 میلادی توسط NIST ، استفاده از آن به طور گسترده در کاربردهای مختلف سخت افزاری و نرم افزاری مورد توجه قرار گرفت. در این مقاله، ابتدا انواع الگوریتم های رمزنگاری AES مورد بررسی قرار گرفت. سپس مدل هایی برای پیاده سازی این الگوریتم بر روی FPGA ارائه خواهد شد که از نظر حجم سخت افزار مصرفی و بازدهی کارآمد باشد. برای رسیدن به این هدف، از معماری خط لوله (Pipeline) بر روی FPGA انجام گرفت. در این روش که برای کاربردهای بر سرعت طراحی شده است از معماری خط لوله به طول های 10، 20 و 40 استفاده شده است. که نتایج سنتز رمزکننده های پیشنهادی، گویای صحت عملکرد و کارایی مناسب روش ها می باشد و حداکثر بازدهی 59.776Gbps را برآورده می سازد.
کلیدواژه ها:
نویسندگان
سیدفرخ رضوی دریاسری
دانشجوی کارشناسی ارشد مهندسی برق، دانشگاه گیلان
سیاوش امین نژاد
استادیار گروه مهندسی برق دانشگاه گیلان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :