ساختار جدیدی برای بهبود دقت و کاهش سختافزار در مبدلهای زمان به دیجیتال

مراجع و منابع این مقاله:

• V. Dhanasekaran, M. Gambhir, M. M. Elsayed, E. Sanchez Sinencio, ...
• all-digital PLL synthesized from a digital standard cell library in ...
• [_] A. Agnes _ E. Bonizzoni, P , Malcovati, andF ...
• S. Naraghi, M. Courcy, and M. _ Flynn, :A 9b ...
• .K.Lee, S.J.Park, Y. Suh, H.J .Park, andJ.Y. _ _ .3 ...
• G. _ , Y. M _ Tousi , A.Hassibi, and ...
• J. Daniels, W. Dehaene, M. S. J. Steyaert, and A. ...
• M. Takayama, S. Dosho, N. Takeda, M. Miyahara, and A. ...
• B .M.Helal, M.Z. Straayer, G. Y .Wei, andM. H .Perrott, ...
• . Kratyuk, P. K. Hanumolu, K. Ok, U. Moon, and ...
• _] M. Lee, M _ E .Heidari , andA .A ...
• L. Vercesi, L. Fanori, F. De Bernardinis, A. Liscidini, and ...
• Y.Arai and T Baba, _ CMOS time to digital converter ...
• R. B. Staszewski, D. Leipold, C.-M. Hung, and P. T. ...
• R. B. Staszewski et al, "1.3V 20ps time-to-digital converters for ...
• P. Dudek, S. Szczepanski, and J. V. Hatfield, _ high ...
• A. Liscidini et al., _ to digital converter based _ ...
• Y. Seo et al., _ 0.63ps resolution, 11b pipeline _ ...
• S. Mandai et al., _ _ ime-to-digital converter based on ...
• M. Lee and A. A. Abidi, "A 9b, 1.25 _ ...
نمایش کامل مراجع