افزایش قابلیت اطمینان شبکه روی تراشه با بررسی و مقایسه کلاس های مختلف اشکال همشنوایی

پیشرفت روز افزون در تکنولوژی ساخت قطعات نیمه هادی، طراحان را قادر ساخته است که بتوانند میلیاردها ترانزیستور را در قالب چندین هسته بر روی یک تراشه واحد به عنوان یک تراشه چندهسته ای مجتمع کنند. مقیاس پذیری و موفقیت شبکه های مبتنی بر سوئچینگ که پیش تر در سیستم های پردازش موازی استفاده می شد، طراحان را به این سمت سوق داد که هسته های موجود بر روی یک تراشه را به کمک یک چنین شبکه ای به یکدیگر متصل کنند و در واقع ایده ی شبکه های روی تراشه ظهور پیدا کرد. چالش های مختلفی در حوزه ی قابلیت اطمینان برای شبکه های روی تراشه مطرح است. یکی از این چالش ها اشکالات همشنوایی می باشند. خطاهای همشوایی بسته به الگوهای انتقالی که در کانال-های شبکه های روی تراشه ظاهر می شود، باعث به وجود آمدن تاخیرهای زمانی مختلف در کانال ها می شود. برای ارزیابی و کم کردن تاخیر ناشی از همشنوایی، مدل های مختلف تاخیر برای اتصالات ارائه شده است. با کلاس بندی کردن الگوهای گذار در کلاس های مختلف با توجه به مدل های مختلف تاخیر و حذف الگوهای پرتاخیر می توان باعث کاهش اثر اشکالات همشنوایی در شبکه های روی تراشه شد.