طراحی رگولاتور ولتاژ با افت کم بدون خازن خارجی با هدف بهبود ضریب حذف نویز منبع

در این مقاله یک رگولاتور ولتاژ پایین با افت کم ( LDO) بدون خازن خارجی برای جبران سازی فرکانسی با کارایی ضریب حذف نویز منبع (PSR) بالا، طراحی و شبیه سازی شده است. از تکنیک های جداسازی قطب ها و افزایش ترانس کندوکتانس (gm) به ترتیب برای پایداری مدار و بهبود PSR استفاده شده است. شبیه سازی های صورت گرفته در این مقاله در تکنولوژی CMOS 0.18μm و با استفاده از نرم افزار HSPICE انجام شده اند. نتایج اندازه گیری شده با شبیه سازی نشان می دهد، با تغییر ولتاژ منبع تغذیه از 1/8 ولت تا 5 ولت یک ولتاژ ثابت و پایدار به مقدار 1/63 ولت در خروجی می دهد و LDO قادر است تا ماکزیمم جریان بار 100 میلی آمپر کار کند. ولتاژ افت در این طراحی 170 میلی ولت است. در فرکانس های پایین تا حدود 10 کیلوهرتز، مقدار PSR تقریبا 80- دسی بل و در فرکانس 1 مگاهرتز 50- دسی بل است.