ارایه یک الگوریتم مسیریابی وفقی تحمل پذیر خطا برای شبکه بر تراشه ی

دردودهه گذشته شبکه برتراشه به عنوان راهی برای ارتباط تعدادزیادی ازپردازنده ها روی تراشه درنظر گرفته شده است استفادها زمدارهای مجتمع به وقوع چالشهایی ازجمله پیچیدگی سخت افزار مصرف انرژی زیاد و مسئله قابلیت اطمینان منجر شده که این چالشها باید مورد توجه طراحان تراشه ها قراربگیرد دراین مقاله یک الگوریتم مسیریابی تحمل پذیرخطا معرفی شده است که ازترکیب دومدل گردش برای حصول قابلیت اطمینان استفاده می کند دراین روش ازکانال مجازی اضافه استفاده نشده است پیاده سازی بااستفاده ازشبیه ساز Xmulator انجام گرفته است و نتایج ازنقطه نظرتاخیر و توان مصرفی بررسی شده است که نشان دهنده ی 0/2تا 7درصد بهبود تاخیر و تا 28درصد بهبود توان مصرفی نسبت به الگوریتم مسیریابی قبلی است