بررسی و شبیه سازی کاهش جریان نشتی گیت با کمک عایق نا متقارن ترکیبی با استفاده از دی الکتریک های AL2O3 و دی اکسید سیلیکان در ترانزیستورهای NMOS کانال کوتاه

در این مقاله روشهای کاهش جریان نشتی گیت با استفاده از عایق و مواد دی الکتریک بصورت متقارن بشکل استک وپشته و همچنین بصورت سطح بندی شده و غیر متقارن مقایسه و شبیه سازی شده است ، استفاده از عایق ترکیبی بصورت سطح بندی و نامتقارن منجر به کاهش جریان نشتی گیت و بهبود زمان تأخیر گردیده است . کاهش توان نشتی و جریان نشتی گیت و جریان نشتی زیر آستانه در قالب نمودارهای HSPICE رسم شده و لایه های دی الکتریک با گذر دهی بالا در ساختار ترانزیستورهای NMOS تشریح شده است ، مؤلفه های جریان نشتی گیت در قالب نمودار ساختاری نشان داده شده ودر نهایت نتیجه گیری شده که در ساختار ترانزیستورهای نانو جریان نشتی گیت مؤلفه غالب بوده که با استفاده از روش دی الکتریک پشته ای بصورت غیر متقارن بین گیت و بدنه جریان نشتی مرکور بطور قابل توجهی کاهش داده می شود