الگوریتم زمانبندی سخت افزاری پویا بهبودیافته برای پردازنده های Many-Core

زمان بندی در پردازنده های many-core به دلیل بهبود قابلیت های زمانبند، رشد بسزایی در سرعت و عملکرد سیستم های چندهسته ای داشته و از مسایل مهم پیش روی طراحان پردازنده ها می باشد. در این مقاله روشی برای زمان-بندی سخت افزاری پویا ارایه می گردد. از آنجا که زمان بندی پویا به اطلاعاتی از پیش تعیین شده شامل جزییات سخت افزاری، ساختار و داده های لازم در زمان کامپایل، نیاز ندارد، سربار کمتری برای سیستم به همراه خواهد داشت. الگوریتم پیشنهادی برای مدل پردازنده های many-core طراحی شده است. در این مدل با قرار دادن صف های سازماندهی شده برای دسته های مشخصی از واحدهای پردازشی افزایش کارایی را به همراه خواهد آورد. صف از اتلاف زمان و انرژی برای واحدهای پردازشی جلوگیری می کند. روند الگوریتم با وجود آن به شکلی خواهدبود که دیگر هسته ها برای دریافت و اجرای کار از سوی زمان بند در حالت انتظار قرار نگیرند و پس از اتمام کار توسط هسته، سریعا کار جدید از صف انتخاب و در صورت مساعد بودن شرایط، شروع به اجرای آن نماید. همچنین انتخاب معماری NUMA به عنوان پایه اصلی و اعمال بهبودها موجب افزایش بهره وری در سیستم شده است. با ارایه معماری پیشنهادی و اعمال تغییرات مطرح شده، بهبود % 35 عملکرد سیستم مشاهده شده است. از این رو الگوریتم پیشنهادی، نقش بسزایی در بهبود عملکرد سیستم ایفا می کند.