روش جدید آزمایش برخط برای شبکه های روی تراشه به صورت تطبیقی

شبکه های روی تراشه به عنوان راه حلی برای مشکلات گذرگاه مشترک در سیستم های روی تراشه ارایه شدند. این شبکه ها از آنجایی که در تکنولوژی بسیار زیر میکرون رخداد نقص های گوناگون، مثل فرسودگی و همشنوایی، محتمل تر شده است، آزمایش برخط و بازیابی از نقص بسیار مورد نیاز می باشد. افزایش تعداد اجزا در یک تراشه منجر به افزایش تعداد آزمایش های مورد نیاز و بنابراین منجر به مصرف توان و زمان بیشتری در طی آزمایش می شود. علاوه بر آن، انجام تست به خودی خود باعث فرسودگی زودرس و در نتیجه از دور خارج شدن زودتر سیستم می گردد. انواع گوناگونی از مکانیسم های سوییچ به سوییچ و انتها به انتها برای آزمایش و بازیابی شبکه های روی تراشه ارایه شده است. این مکانیسم ها از توان مصرفی بالا و تاخیر آزمایش با افزایش نرخ خطا رنج می برند. بنابراین در این مقاله، روشی ارایه شده است که با نشانه دار کردن بسته ها، تعداد آزمایش را با نرخ خطای موجود در سیستم سازگار می کند. با استفاده از این روش، توان و کارآیی برای آزمایش بر خط شبکه روی تراشه به ترتیب 38/7 و 19/23 درصد نسبت به روش های موجود پیشین بهبود یافتند.