شبیه سازی سه بعدی و بهبود رسانایی خروجی در ترانزیستورهای سیلیکون روی عایق (SOI) با اتصال بدنه لوزی شکل و طول کانال 45 نانومتر

سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,543

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NEEC02_057

تاریخ نمایه سازی: 7 بهمن 1388

چکیده مقاله:

این مقاله برای اولین بار بهبود رسانایی خروجی ترانزیستورهای Partially Depleted SOI MOSFET با مقیاس 45 نانوماتر با استفاده از اتصال بدنه لوزی شکل را بیان می کند. نتایج شبیه سازی سه بعدی برای ماسفت های اتصال بدنه به سورس با اتصال بدنه لوزی شکل و اتصال بدنه مرسوم بیان گردیده است. ترانزیستور دارای اتصال بدنه مرسوم شامل یک ناحیه مستطیل شکل دارای کاشت ناخالصی از نوع +p در سورس ترانزیستور از نوع N می باشد. در ترانزیستور با اتصال بدنه لوزی شکل، دو ناحیه با کاشت یونی +p به شکل لوزی استفاده شده است. شبیه سازی ها نشان می دهد که در ترانزیستور اتصال بدنه لوزی شکل، اثرات بدنه شناور خنثی شده است در حالیکه جریان درین (Ids) در ناحیه خطی کار ترانزیستور افزایش پیدا کرده است. بعلاوه، شبیه سازی سه بعدی سیگنال کوچک ترانزیستور، بیانگر کاهش رسانایی خروجی (gds) در ترانزیستورهای با بدنه لوزی شکل به میزان 24% می باشد. فرکانس گذار رسانایی خروجی مربوط به مقاومت بدنه در ترانزیستور با اتصال بدنه لوزی شکل به 2/5 برابر مقدار آن در ترانزیستور با اتصال بدنه مرسوم افزایش پیدا کرده است. این افزایش، امکان استفاده از ماسفت ها با اتصال بدنه لوزی شکل در فرکانس های بالاتر با بهره ذاتی بیشتر را فراهم می کند.

کلیدواژه ها:

نویسندگان

آذر فرج زاده

دانشجوی کارشناسی ارشد و عضو باشگاه پژوهشگران جوان دانشگاه آزاد اسلام

آرش دقیقی

استادیار، گروه برق، دانشکده فنی، دانشگاه شهرکرد

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • JP Colinge, Silicon -on-Insulator Technology Materials to VLSI, Kluwer Academic ...
  • GG. Shahidi, "SOI technology for the GHz era, " IBM ...
  • DA Dallman and K. Shenai, "Scaling constraints imposed by self-heating ...
  • A. Nishiyama and O. Arisumi and M. Yoshimi, "Suppression of ...
  • Arash Daghighi, Mohamed Osman and Mohamed A. Imam, " An ...
  • DESSIS Manual, ISE integrated system engineering, Version 10.0, 2004. ...
  • Dimitri Lederer, Denis Flandre and Jean-pierre Raskin, "High frequency degradation ...
  • نمایش کامل مراجع