بهبود دقت و پایداری مدار تولید شکل موج شیب با توان مصرفی پایین برای استفاده در مبدل های آنالوگ به دیجیتال تک شیب

سال انتشار: 1397
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 277

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_TJEE-48-2_007

تاریخ نمایه سازی: 17 تیر 1398

چکیده مقاله:

دقت و توان مصرفی مدار تولید شکل موج شیب، از مهم ترین معیارها برای کاربردهای مختلف، ازجمله در مبدل های آنالوگ به دیجیتال تک شیب (Single-Slope) می باشد. در این مقاله، یک مدار تولید شکل موج شیب با توان مصرفی کم و بهبود دقت و پایداری مدار نسبت به تغییرات پروسه، ولتاژ و دما با استفاده از بازخورد منفی ارائه شده است. همچنین روشی برای کاهش اثر آفست موجود در مدار متداول تولید شکل موج شیب ارائه شده است. معادلات استخراجی مدار پیشنهادی، بهبود دقت و پایداری مدار را با انتخاب درست اندازه قطعات پیش بینی می کند. همچنین به منظور بررسی بهتر، مدار پیشنهادی در تکنولوژی  0.18-μm و CMOS طراحی شده است؛ شبیه سازی های آن بعد از استخراج مقاومت ها و خازن های پارازیتی در محیط نرم افزار Cadence انجام شده است. شبیه سازی های گوشه ها و مونت کارلو برای مدار پیشنهادی، به ترتیب بهبود بیشتر از یک و دو بیت دقت را نسبت به مدار معمول نشان می دهند؛ این درحالی است که فضای اشغالی مدار پیشنهادی مشابه به مدار معمول می باشد و با در نظر گرفتن خازن ترانزیستوری اضافه شده، توان مصرفی مدار پیشنهادی با مدار متداول تقریبا یکسان است.

کلیدواژه ها:

مدار تولید شکل موج شیب ، مبدل های آنالوگ به دیجیتال تک شیب ، تکنولوژی CMOS ، بازخورد منفی

نویسندگان

محسن پاداش

دانشگاه زنجان - دانشکده مهندسی برق و کامپیوتر

مصطفی یارقلی

دانشگاه زنجان - دانشکده مهندسی برق و کامپیوتر

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Y. Hwang, S. Lee, and M. Song, Design of a ... [مقاله ژورنالی]
  • C. C. Lee, C. Y. Lu, R. Narayanaswamy, and J. ...
  • J. P. Mathew, K. Long, and B. Razavi, A 12-bit ...
  • C. C. Liu, M. C. Huang, and Y. H. Tu, ...
  • M. Padash and M. Yargholi, A novel time-interleaved two-step single-slope ...
  • Y. Shang-Fu and H. Chih-Cheng, Novel Single-Slope ADC Design for ...
  • J. Xu, J. Yu, F. Huang, and K. Nie, A ...
  • S. Naraghi, M. Courcy, and M. P. Flynn, A 9-bit, ...
  • S. Danesh, J. Hurwitz, K. Findlater, D. Renshaw, and R. ...
  • N. Zhang, S. Yao, and Y. Zhang, An adaptive ramp ...
  • G. D. Willenberg and H. N. Tauscher, Novel Digital Voltage ...
  • B. Provost and E. Sanchez-Sinencio, On-chip ramp generators for mixed-signal ...
  • P. Schvan, D. Pollex, and T. Bellingrath, A 22GS/s 6b ...
  • L. Wen-Ta, L. Yi-Zhen, H. Jia-Chang, H. Yuh-Shyan, and C. ...
  • F. Svelto, S. Manzini, and R. Castello, A three terminal ...
  • T. P. Wang, A K-Band Low-Power Colpitts VCO With Voltage-to-Current ...
  • K. V. Tham, C. Ulaganathan, N. Nambiar, R. L. Greenwell, ...
  • Ibáñez, S.; Meana, E.; García, P.B.; Morales, R.A.; Cáceres, C.J.; ...
  • نمایش کامل مراجع